专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果100880个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构及其制备方法-CN202010003725.1有效
  • 吴秉桓 - 长鑫存储技术有限公司
  • 2020-01-03 - 2023-01-31 - H10B12/00
  • 本发明涉及一种半导体结构的制备方法,具体包括以下步骤:提供基底;于基底内形成侧壁衬垫栅极沟槽,侧壁衬垫位于栅极沟槽的外围;于栅极沟槽内形成栅极结构,栅极结构包括导电层,导电层位于栅极沟槽内;导电层的顶部高于侧壁衬垫的底部且低于侧壁衬垫的顶部由于侧壁衬垫位于栅极沟槽的外围,因此在栅极沟槽内形成栅极结构时,填充导电层材料不会因为侧壁衬垫而影响到导电层的填充,也不会因为需要在生成侧壁衬垫后在补齐导电层而增加导电层的阻值,在栅极沟槽外围形成侧壁衬垫使得栅极沟槽内栅极结构的形成不受到侧壁衬垫的影响
  • 半导体结构及其制备方法
  • [发明专利]可减少功率器件导通电阻的栅极衬垫结构-CN201410590768.9在审
  • 赵喜高 - 深圳市可易亚半导体科技有限公司
  • 2014-10-29 - 2015-01-14 - H01L29/423
  • 本发明公开一种可减少功率器件导通电阻的栅极衬垫结构,包括:第一漂移层、形成于所述第一漂移层中的数个有源单元、形成于所述第一漂移层与数个有源单元上的数条栅极衬垫条、以及形成于所述数个有源单元与数条栅极衬垫条上的钝化层,每一所述栅极衬垫条的中心部位位于两相邻有源单元之间的第一漂移层的上方。本发明提供的可减少功率器件导通电阻的栅极衬垫结构,其栅极衬垫结构由数条栅极衬垫条构成,并在该栅极衬垫条下方形成数个有源单元,可以增加微电流,同时也有效地降低应用该栅极衬垫结构的功率器件的导通电阻,导通电阻约降为原来的
  • 减少功率器件通电栅极衬垫结构
  • [实用新型]可减少功率器件导通电阻的栅极衬垫结构-CN201420632928.7有效
  • 赵喜高 - 深圳市可易亚半导体科技有限公司
  • 2014-10-29 - 2015-02-04 - H01L29/423
  • 本实用新型公开一种可减少功率器件导通电阻的栅极衬垫结构,包括:第一漂移层、形成于所述第一漂移层中的数个有源单元、形成于所述第一漂移层与数个有源单元上的数条栅极衬垫条、以及形成于所述数个有源单元与数条栅极衬垫条上的钝化层,每一所述栅极衬垫条的中心部位位于两相邻有源单元之间的第一漂移层的上方。本实用新型提供的可减少功率器件导通电阻的栅极衬垫结构,其栅极衬垫结构由数条栅极衬垫条构成,并在该栅极衬垫条下方形成数个有源单元,可以增加微电流,同时也有效地降低应用该栅极衬垫结构的功率器件的导通电阻,导通电阻约降为原来的
  • 减少功率器件通电栅极衬垫结构
  • [发明专利]半导体装置-CN202010498393.9有效
  • 太田朋成;曾田茂稔;安田英司;今村武司;今井俊和;大河亮介;吉田一磨;平子正明;安道焕 - 新唐科技日本株式会社
  • 2016-06-30 - 2021-04-20 - H01L27/088
  • 半导体装置,在将半导体装置分割出的第一及第二区域中分别形成立式第一及第二金属氧化物半导体晶体管,第一金属氧化物半导体晶体管具有1个以上第一栅极衬垫和4个以上第一源极衬垫,第一栅极衬垫在俯视时由4个以上第一源极衬垫包围,第一栅极衬垫与第一源极衬垫的最接近点在俯视时位于第一直线,第二金属氧化物半导体晶体管具有1个以上第二栅极衬垫和4个以上第二源极衬垫,第二栅极衬垫在俯视时由4个以上第二源极衬垫包围,第二栅极衬垫与第二源极衬垫的最接近点在俯视时位于第二直线,将第一及第二金属氧化物半导体晶体管的漏极连接的导体设置在半导体装置的另一主面,第一及第二栅极衬垫、第一及第二源极衬垫露出到半导体装置的外观。
  • 半导体装置
  • [发明专利]在VFET结构的处理期间在栅极区中长度的控制-CN201810841977.4有效
  • 朴灿柔;史帝文·本利;谢瑞龙;成敏圭 - 格芯(美国)集成电路科技有限公司
  • 2018-07-27 - 2021-12-28 - H01L29/78
  • 本发明涉及在VFET结构的处理期间在栅极区中长度的控制,其中,形成垂直FinFET包括在基板上形成半导体鳍片,并且在半导体鳍片的上表面上具有鳍片掩模;使造成该鳍片掩模的该半导体鳍片侧向凹陷;在该已凹陷半导体鳍片及该鳍片掩模上形成保形栅极衬垫,其中,该保形栅极衬垫包括围绕该鳍片掩模的第一部分、及围绕该等已凹陷鳍片并且以该保形栅极衬垫的厚度与该鳍片掩模分开的第二部分;形成与该保形栅极衬垫的该第二部分侧向相邻的栅极掩模;移除该保形栅极衬垫的该第一部分;移除该栅极掩模以使该保形栅极衬垫的剩余第二部分曝露;以及形成与该保形栅极衬垫的该第二部分相连的栅极接触部,该保形栅极衬垫的该剩余第二部分界定栅极长度。
  • vfet结构处理期间栅极长度控制
  • [发明专利]薄膜晶体管阵列面板及其制造方法-CN02812362.X有效
  • 边宰成;李建宗;林铉洙;车钟焕;郑培铉 - 三星电子株式会社
  • 2002-06-20 - 2004-08-04 - H01L29/786
  • 为简化其制造过程,通过印刷有机绝缘材料形成栅极绝缘层及钝化层。本发明的TFT面板包括绝缘基板、和形成于该绝缘基板上的栅极布线。该栅极布线包括以第一方向延伸的栅极线及与该栅极线一端连接的栅极衬垫。在绝缘基板上形成栅极绝缘层,同时露出栅极衬垫及邻接该栅极衬垫的部分栅极线。在栅极绝缘层上形成半导体图案。在栅极绝缘层上形成数据布线。该数据布线包括以第二方向延伸并与栅极线交叉的数据线、连接数据线并与半导体图案接触的源极、面对源极并与半导体图案接触的漏极、以及连接数据线一端的数据衬垫。在栅极绝缘层上形成钝化层并露出数据衬垫及邻接该数据衬垫的部分数据线。
  • 薄膜晶体管阵列面板及其制造方法
  • [发明专利]封装结构-CN202210625451.9在审
  • 李仁智;王良丞;赵韦翔 - 碇基半导体股份有限公司
  • 2022-06-02 - 2023-10-24 - H01L23/495
  • 封装结构包括一导线架,包括一栅极衬垫、一源极衬垫以及一漏极衬垫,设置于该导线架上;一氮化镓功率元件,具有一栅极端,其中该氮化镓功率元件设置于该导线架的该源极衬垫上;以及一静电放电保护元件,包括一第一衬垫,其中该静电放电保护元件设置于该导线架的该源极衬垫上,该氮化镓功率元件的该栅极端电性连接该静电放电保护元件的该第一衬垫,以及该静电放电保护元件的该第一衬垫电性连接该导线架的该栅极衬垫
  • 封装结构
  • [发明专利]超结器件-CN202010847245.3在审
  • 李昊 - 上海华虹宏力半导体制造有限公司
  • 2020-08-21 - 2020-11-03 - H01L29/423
  • 本发明公开了一种超结器件,在过渡区中形成有P型环,版图结构包括:由正面金属层组成的栅极总线、栅极衬垫和源极金属层;源极金属层将所述栅极总线和所述栅极衬垫包围;栅极总线完全位于电荷流动区的区域内的上方;P型环将所述栅极总线和栅极衬垫都包围;源极金属层覆盖在栅极总线和所述栅极衬垫外的电荷流动区上方并延伸到P型环的上方;各栅导电材料层通过第一接触孔连接到对应的栅极总线或栅极衬垫,在P型环上形成有多个连接到源极金属层的第二接触孔本发明能提升器件的EAS能力和UIS能力,能避免栅极结构被高电场损坏,还能有效节约芯片尺寸。
  • 器件
  • [发明专利]半导体装置-CN201480019129.5有效
  • 宫腰宣树 - 新电元工业株式会社
  • 2014-03-31 - 2017-11-17 - H01L29/78
  • 提供一种在栅极·漏极之间不外置电容以及电阻,且能够抑制切断电路时所导致的栅极振荡现象。一种具有MOSFET部以及栅极衬垫部的半导体装置100,该栅极衬垫部包括低阻抗半导体层112,漂移层114,作为在漂移层114上经由场绝缘层134从而被形成为经过栅极衬垫整个面的导电体层的多晶硅层136以及栅极衬垫用电极138;栅极振荡抑制结构132,该栅极振荡抑制结构132含有与沿栅极衬垫部的外周部被设置的源极电极层128电气连接的p+型扩散区域132a;在被该p+型扩散区域132a包围的区域中被交替形成
  • 半导体装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top